Einleitung

Heterogene System-On-Chips (SOCs) gehören zu den am schnellsten wachsenden Marktsegmenten in der Elektronik- und Halbleiterindustrie. Sie bestehen aus zwei Teilen: Mixed-Signal-Hardware (HW) und Software (SW). Die erfolgreiche Co-Design von heterogenen SOCs, die enge Interaktionen zwischen HW/SW-Systemen und ihrer analogen physischen Umgebung aufweisen, ist jedoch eine Herausforderung. In dieser Hinsicht hat das Aufkommen von virtuellen Prototypen (VPs) auf der Abstraktionsebene des elektronischen Systemlevels (ESL) das Design und die Verifikation von heterogenen SOCs in vielerlei Hinsicht modernisiert. Virtuelles Prototyping bietet SW-Entwicklern und Systemarchitekten eine Umgebung für die SW-Entwicklung und das HW/SW-Co-Design sehr früh im Designprozess. Als Referenz für die (frühe) eingebettete SW-Entwicklung und HW-Verifikation ist die funktionale Korrektheit und Sicherheitsvalidierung von VPs sehr wichtig. Dieses Kapitel stellt den modernen VP-basierten Verifikationsfluss detaillierter vor und führt die Hauptbeiträge des Buches ein, die den VP-basierten Verifikationsfluss stark verbessern.