Programmierbare Logik

In diesem Kapitel wird die Aufmerksamkeit auf die Vorzüge von programmierbaren Logikgeräten, Boundary-Scanning-Techniken zur Prüfung programmierbarer Geräte, boolesche Funktionen und deren Vereinfachung mit Hilfe von Karnaugh-Karten gelenkt. Es wird gezeigt, dass Makrozellen und Logik-Arrays die Grundlage für UDB bilden, und es wird ausführlich darauf eingegangen. Die erforderlichen Schritte zur Vereinfachung von booleschen Ausdrücken werden detailliert dargestellt. Programmierbare Logikgeräte, die auf Kombinationen von Makrozellen und Logik-Arrays basieren, werden in einigen Details besprochen sowie ihre Verwendung in einer Inkarnation in Form von universellen digitalen Blöcken. Ein integraler Bestandteil der Verwendung solcher Geräte ist die Fähigkeit, boolesche Ausdrücke zu bilden und zu vereinfachen, die aus Wahrheitstabellen oder Karnaugh-Karten abgeleitet sind und die erforderliche Logik darstellen. Eine einfache, aber direkte Technik wird vorgestellt, um Karnaugh-Karten zu bewerten, vorgeschlagen von Mendelson (Schaum’s Outline of Theory and Practice of Boolean Algebra, McGraw-Hill, 1970), Harbort und Brown ( https://www.slideshare.net/hangkhong/karnaugh , 2001) et al., die boolesche Ausdrücke vereinfacht, um die Hardwareanforderungen in den nachfolgenden Implementierungen zu minimieren. Der universelle digitale Block von PSoC 3/5LP wird in Bezug auf seine interne Architektur und die Beziehung/Interaktion mit dem Datenpfad diskutiert. Die Backus-Naur-Notation wird im Kontext einer Diskussion über HDL und die grundlegenden Konstrukte von VHDL, Verilog und WARP eingeführt und anhand eines Beispiels veranschaulicht. Darüber hinaus werden endliche Zustandsmaschinen vorgestellt, und ein Beispiel für eine Zustandsmaschinenimplementierung eines UART mit Verilog wird präsentiert. Die Architekturdetails und die Funktionalität von PSoC 3/5LP werden in diesem Kapitel verwendet, um Schlüsselaspekte des vorgestellten Materials zu veranschaulichen.